时间:2023-12-02 15:55:19
序论:写作是一种深度的自我表达。它要求我们深入探索自己的思想和情感,挖掘那些隐藏在内心深处的真相,好投稿为您带来了七篇集成电路设计规则范文,愿它们成为您写作过程中的灵感催化剂,助力您的创作。
在非微电子专业如计算机、通信、信号处理、自动化、机械等专业开设集成电路设计技术相关课程,一方面,这些专业的学生有电子电路基础知识,又有自己本专业的知识,可以从本专业的系统角度来理解和设计集成电路芯片,非常适合进行各种应用的集成电路芯片设计阶段的工作,这些专业也是目前芯片设计需求最旺盛的领域;另一方面,对于这些专业学生的应用特点,不宜也不可能开设微电子专业的所有课程,也不宜将集成电路设计阶段的许多技术(如低功耗设计、可测性设计等)开设为单独课程,而是要将相应课程整合,开设一到二门集成电路设计的综合课程,使学生既能够掌握集成电路设计基本技术流程,也能够了解集成电路设计方面更深层的技术和发展趋势。因此,在课程的具体设置上,应该把握以下原则。理论讲授与实践操作并重集成电路设计技术是一门实践性非常强的课程。随着电子信息技术的飞速发展,采用EDA工具进行电路辅助设计,已经成为集成电路芯片主流的设计方法。因此,在理解电路和芯片设计的基本原理和流程的基础上,了解和掌握相关设计工具,是掌握集成电路设计技术的重要环节。技能培训与前瞻理论皆有在课程的内容设置中,既要有使学生掌握集成电路芯片设计能力和技术的讲授和实践,又有对集成电路芯片设计新技术和更高层技术的介绍。这样通过本门课程的学习,一方面,学员掌握了一项实实在在有用的技术;另一方面,学员了解了该项技术的更深和更新的知识,有利于在硕、博士阶段或者在工作岗位上,对集成电路芯片设计技术的继续研究和学习。基础理论和技术流程隔离由于是针对非微电子专业开设的课程,因此在课程讲授中不涉及电路设计的一些原理性知识,如半导体物理及器件、集成电路的工艺原理等,而是将主要精力放在集成电路芯片的设计与实现技术上,这样非微电子专业的学生能够很容易入门,提高其学习兴趣和热情。
2非微电子专业集成电路设计课程实践
根据以上原则,信息工程大学根据具体实际,在计算机、通信、信号处理、密码等相关专业开设集成电路芯片设计技术课程,根据近两年的教学情况来看,取得良好的效果。该课程的主要特点如下。优化的理论授课内容
1)集成电路芯片设计概论:介绍IC设计的基本概念、IC设计的关键技术、IC技术的发展和趋势等内容。使学员对IC设计技术有一个大概而全面的了解,了解IC设计技术的发展历程及基本情况,理解IC设计技术的基本概念;了解IC设计发展趋势和新技术,包括软硬件协同设计技术、IC低功耗设计技术、IC可重用设计技术等。
2)IC产业链及设计流程:介绍集成电路产业的历史变革、目前形成的“四业分工”,以及数字IC设计流程等内容。使学员了解集成电路产业的变革和分工,了解设计、制造、封装、测试等环节的一些基本情况,了解数字IC的整个设计流程,包括代码编写与仿真、逻辑综合与布局布线、时序验证与物理验证及芯片面积优化、时钟树综合、扫描链插入等内容。
3)RTL硬件描述语言基础:主要讲授Verilog硬件描述语言的基本语法、描述方式、设计方法等内容。使学员能够初步掌握使用硬件描述语言进行数字逻辑电路设计的基本语法,了解大型电路芯片的基本设计规则和设计方法,并通过设计实践学习和巩固硬件电路代码编写和调试能力。
4)系统集成设计基础:主要讲授更高层次的集成电路芯片如片上系统(SoC)、片上网络(NoC)的基本概念和集成设计方法。使学员初步了解大规模系统级芯片架构设计的基础方法及主要片内嵌入式处理器核。丰富的实践操作内容
1)Verilog代码设计实践:学习通过课下编码、上机调试等方式,初步掌握使用Verilog硬件描述语言进行基本数字逻辑电路设计的能力,并通过给定的IP核或代码模块的集成,掌握大型芯片电路的集成设计能力。
2)IC前端设计基础实践:依托Synopsys公司数字集成电路前端设计平台DesignCompiler,使学员通过上机演练,初步掌握使用DesignCompiler进行集成电路前端设计的流程和方法,主要包括RTL综合、时序约束、时序优化、可测性设计等内容。
3)IC后端设计基础实践:依托Synopsys公司数字集成电路后端设计平台ICCompiler,使学员通过上机演练,初步掌握使用ICCompiler进行集成电路后端设计的流程和方法,主要包括后端设计准备、版图规划与电源规划、物理综合与全局优化、时钟树综合、布线操作、物理验证与最终优化等内容。灵活的考核评价机制
1)IC设计基本知识笔试:通过闭卷考试的方式,考查学员队IC设计的一些基本知识,如基本概念、基本设计流程、简单的代码编写等。
2)IC设计上机实践操作:通过上机操作的形式,给定一个具体并相对简单的芯片设计代码,要求学员使用Synopsys公司数字集成电路设计前后端平台,完成整个芯片的前后端设计和验证流程。
3)IC设计相关领域报告:通过撰写报告的形式,要求学员查阅IC设计领域的相关技术文献,包括该领域的前沿研究技术、设计流程中相关技术点的深入研究、集成电路设计领域的发展历程和趋势等,撰写相应的专题报告。
3结语
集成电路是当今信息技术产业高速发展的基础和源动力,已经高度渗透与融合到国民经济和社会发展的每个领域,其技术水平和发展规模已成为衡量一个国家产业竞争力和综合国力的重要标志之一[1],美国更将其视为未来20年从根本上改造制造业的四大技术领域之首。我国拥有全球最大、增长最快的集成电路市场,2013年规模达9166亿元,占全球市场份额的50%左右。近年来,国家大力发展集成电路,在上海浦东等地建立了集成电路产业基地,对于集成电路设计、制造、封装、测试等方面的专门技术人才需求巨大。为了适应产业需求,推进我国集成电路发展,许多高校开设了电子科学与技术专业,以培养集成电路方向的专业人才。集成电路版图设计是电路设计与集成电路工艺之间必不可少的环节。据相关统计,在从事集成电路设计工作的电子科学与技术专业的应届毕业生中,由于具有更多的电路知识储备,研究生的从业比例比本科生高出很多。而以集成电路版图为代表包括集成电路测试以及工艺等与集成电路设计相关的工作,相对而言对电路设计知识的要求低很多。因而集成电路版图设计岗位对本科生而言更具竞争力。在版图设计岗位工作若干年知识和经验的积累也将有利于从事集成电路设计工作。因此,版图设计工程师的培养也成为了上海电力学院电子科学与技术专业本科人才培养的重要方向和办学特色。本文根据上海电力学院电子科学与技术专业建设的目标,结合本校人才培养和专业建设目标,就集成电路版图设计理论和实验教学环节进行了探索和实践。
一、优化理论教学方法,丰富教学手段,突出课程特点
集成电路版图作为一门电子科学与技术专业重要的专业课程,教学内容与电子技术(模拟电路和数字电路)、半导体器件、集成电路设计基础等先修课程中的电路理论、器件基础和工艺原理等理论知识紧密联系,同时版图设计具有很强的实践特点。因此,必须从本专业学生的实际特点和整个专业课程布局出发,注重课程与其他课程承前启后,有机融合,摸索出一套实用有效的教学方法。在理论授课过程中从集成电路的设计流程入手,在CMOS集成电路和双极集成电路基本工艺进行概述的基础上,从版图基本单元到电路再到芯片循序渐进地讲授集成电路版图结构、设计原理和方法,做到与上游知识点的融会贯通。
集成电路的规模已发展到片上系统(SOC)阶段,教科书的更新速度远远落后于集成电路技术的发展速度。集成电路工艺线宽达到了纳米量级,对于集成电路版图设计在当前工艺条件下出现的新问题和新规则,通过查阅最新的文献资料,向学生介绍版图设计前沿技术与发展趋势,开拓学生视野,提升学习热情。在课堂教学中尽量减少冗长的公式和繁复的理论推导,将理论讲解和工程实践相结合,通过工程案例使学生了解版图设计是科学、技术和经验的有机结合。比如,在有关天线效应的教学过程中针对一款采用中芯国际(SMIC)0.18um 1p6m工艺的雷达信号处理SOC 芯片,结合跳线法和反偏二极管的天线效应消除方法,详细阐述版图设计中完全修正天线规则违例的关键步骤,极大地激发了学生的学习兴趣,收到了较好的教学效果。
集成电路版图起着承接电路设计和芯片实现的重要作用。通过版图设计,可以将立体的电路转化为二维的平面几何图形,再通过工艺加工转化为基于半导体硅材料的立体结构[2]。集成电路版图设计是集成电路流程中的重要环节,与集成电路工艺密切相关。为了让学生获得直观、准确和清楚的认识,制作了形象生动、图文并茂的多媒体教学课件,将集成电路典型的设计流程、双极和CMOS集成电路工艺流程、芯片内部结构、版图的层次等内容以图片、Flash动画、视频等形式进行展示。
版图包含了集成电路尺寸、各层拓扑定义等器件相关的物理信息数据[3]。掩膜上的图形决定着芯片上器件或连接物理层的尺寸。因此版图上的几何图形尺寸与芯片上物理层的尺寸直接相关。而集成电路制造厂家根据版图数据来制造掩膜,对于同种工艺各个foundry厂商所提供的版图设计规则各不相同[4]。教学实践中注意将先进的典型芯片版图设计实例引入课堂,例如举出台湾积体电路制造公司(TSMC)的45nm CMOS工艺的数模转换器的芯片版图实例,让学生从当今业界实际制造芯片的角度学习和掌握版图设计的规则,同时切实感受到模拟版图和数字版图设计的艺术。
二、利用业界主流EDA工具,构建基于完整版图设计流程的实验体系
集成电路版图设计实验采用了Cadence公司的EDA工具进行版图设计。Cadence的EDA产品涵盖了电子设计的整个流程,包括系统级设计、功能验证、集成电路(IC)综合及布局布线、物理验证、PCB设计和硬件仿真建模模拟、混合信号及射频IC设计、全定制IC设计等。全球知名半导体与电子系统公司如AMD、NEC、三星、飞利浦均将Cadence软件作为其全球设计的标准。将业界主流的EDA设计软件引入实验教学环节,有利于学生毕业后很快适应岗位,尽快进入角色。
专业实验室配备了多台高性能Sun服务器、工作站以及60台供学生实验用的PC机。服务器中安装的Cadence 工具主要包括:Verilog HDL的仿真工具Verilog-X、电路图设计工具Composer、电路模拟工具Analog Artist、版图设计工具Virtuoso Layout Editing、版图验证工具Dracula 和Diva、自动布局布线工具Preview和Silicon Ensemble。
Cadence软件是按照库(Library)、单元(Cell)、和视图(View)的层次实现对文件的管理。库、单元和视图三者之间的关系为库文件是一组单元的集合,包含着各个单元的不同视图。库文件包括技术库和设计库两种,设计库是针对用户设立,不同的用户可以有不同的设计库。而技术库是针对工艺设立,不同特征尺寸的工艺、不同的芯片制造商的技术库不同。为了让学生在掌握主流EDA工具使用的同时对版图设计流程有准确、深入的理解,安排针对无锡上华公司0.6um两层多晶硅两层金属(Double Poly Double Metal)混合信号CMOS工艺的一系列实验让学生掌握包括从电路图的建立、版图建立与编辑、电学规则检查(ERC),设计规则检查(DRC)、到电路图-版图一致性检查(LVS)的完整的版图设计流程[5]。通过完整的基于设计流程的版图实验使学生能较好地掌握电路设计工具Composer、版图设计工具Virtuoso Layout Editor以及版图验证工具Dracula和Diva的使用,同时对版图设计的关键步骤形成清晰的认识。
以下以CMOS与非门为例,介绍基于一个完整的数字版图设计流程的教学实例。
在CMOS与非门的版图设计中,首先要求学生建立设计库和技术库,在技术库中加载CSMC 0.6um的工艺的技术文件,将设计库与技术库进行关联。然后在设计库中用Composer中建立相应的电路原理图(schematic),进行ERC检查。再根据电路原理图用Virtuoso Layout Editor工具绘制对应的版图(layout)。版图绘制步骤依次为MOS晶体管的有源区、多晶硅栅极、MOS管源区和漏区的接触孔、P+注入、N阱、N阱接触、N+注入、衬底接触、金属连线、电源线、地线、输入及输出。基本的版图绘制完成之后,将输入、输出端口以及电源线和地线的名称标注于版图的适当位置处,再在Dracula工具中利用几何设计规则文件进行DRC验证。然后利用GDS版图数据与电路图网表进行版图与原理图一致性检查(LVS),修改其中的错误并按最小面积优化版图,最后版图全部通过检查,设计完成。图1和图2分别给出了CMOS与非门的原理图和版图。
【关键词】集成电路; 生产; 测试; 技术
集成电路测试贯穿在集成电路设计、芯片生产、封装以及集成电路应用的全过程,因此,测试在集成电路生产成本中占有很大比例。而在测试过程中,测试向量的生成又是最主要和最复杂的部分,且对测试效率的要求也越来越高,这就要求有性能良好的测试系统和高效的测试算法。
一、数字集成电路测试的基本概念
根据有关数字电路的测试技术,由于系统结构取决于数字逻辑系统结构和数字电路的模型,因此测试输入信号和观察设备必须根据被测试系统来决定。我们将数字电路的可测性定义如下:对于数字电路系统,如果每一个输出的完备信号都具有逻辑结构唯一的代表性,输出完备信号集合具有逻辑结构覆盖性,则说系统具有可测性。
二、数字集成电路测试的特点
(一)数字电路测试的可控性 系统的可靠性需要每一个完备输入信号,都会有一个完备输出信号相对性。也就是说,只要给定一个完备信号作为输入,就可以预知系统在此信号激励下的响应。换句话说,对于可控性数字电路,系统的行为完全可以通过输入进行控制。从数字逻辑系统的分析理论可以看出,具有可控性的数字电路,由于输入与输出完备信号之间存在一一映射关系,因此可以根据完备信号的对应关系得到相应的逻辑。
(二)数字电路测试的可测性 数字电路的设计,是要实现相应数字逻辑系统的逻辑行为功能,为了证明数字电路的逻辑要求,就必须对数字电路进行相应的测试,通过测试结果来证明设计结果的正确性。如果一个系统在设计上属于优秀,从理论上完成了对应数字逻辑系统的实现,但却无法用实验结果证明证实,则这个设计是失败的。因此,测试对于系统设计来说是十分重要的。从另一个角度来说,测试就是指数字系统的状态和逻辑行为能否被观察到,同时,所有的测试结果必须能与数字电路的逻辑结构相对应。也就是说,测试的结果必须具有逻辑结构代表性和逻辑结构覆盖性。
三、数字电路测验的作用
与其它任何产品一样,数字电路产出来以后要进行测试,以便确认数字电路是否满足要求。数字电路测试至少有以下三个方面的作用:
(一)设计验证 今天数字电路的规模已经很大,无论是从经济的角度,还是从时间的角度,都不允许我们在一个芯片制造出来之后,才用现场试验的方法对这个“样机”进行测试,而必须是在计算机上用测试的方法对设计进行验证,这样既省钱,又省力。
(二)产品检验 数字电路生产中的每一个环节都可能出现错误,最终导致数字电路不合格。因此,在数字电路生产的全过程中均需要测试。产品只有经过严格的测试后才能出厂。组装厂家对于买进来的各种数字电路或其它元件,在它们被装入系统之前也经常进行测试。
(三)运行维护 为了保证运行中的系统能可靠地工作,必须定期或不定期地进行维护。而维护之前首先要进行测试,看看是否存在故障。如果系统存在故障,则还需要进行故障定位,至少需要知道故障出现在那一块电路板上,以便进行维修或更换。
由此可以看出,数字电路测试贯穿在数字电路设计、制造及应用的全过程,被认为是数字电路产业中一个重要的组成部分。有人预计,到2016年,IC测试所需的费用将在设计、制造、封装和测试总费用中占80%-90%的比例。
四、数字电路测试方法概述
(一)验证测试 当一款新的芯片第一次被设计并生产出来时,首先要接受验证测试。在这一阶段,将会进行全面的功能测试和交流(AC)及直流(DC)参数测试。通过验证测试,可以诊断和修改设计错误,测量出芯片的各种电气参数,并开发出将在生产中使用的测试流程。
(二)生产测试 当数字电路的设计方案通过了验证测试,进入量产阶段之后,将利用前一阶段调试好的流程进行生产测试。生产测试的目的就是要明确地做出被测数字电路是否通过测试的决定。因为每块数字电路都要进行生产测试,所以降低测试成本是这一阶段的首要问题。因此,生产测试所使用的测试输入数(测试集)要尽可能的小,同时还必须有足够高的故障覆盖率。
(三)老化测试 每一块通过了生产测试的数字电路并不完全相同,其中有一些可能还有这样或那样的问题,只是我们暂时还没有发现,最典型的情况就是同一型号数字电路的使用寿命大不相同。老化测试为了保证产品的可靠性,通过调高供电电压、延长测试时间、提高运行环境温度等方式,将不合格的数字电路筛选出来。
(四)接受测试 当数字电路送到用户手中后,用户将进行再一次的测试。如系统集成商在组装系统之前,会对买回来的数字电路和其它各个部件进行测试。只有确认无误后,才能把它们装入系统。
五、数字电路测试的设计
统计数据表明,检测一个故障并排除它,所需要的代价若以芯片级为1的话,则电路板级为10,系统级为102,使用现场级为103。随着集成电路技术的快速发展,对集成电路的测试变得越来越困难。虽然对测试理论和方法的研究一直没有间断或停止,但还是远远不能满足集成电路发展的需求。过去先由设计人员根据功能、速度和电性能要求来设计电路,然后再由测试人员根据已设计好的电路制定测试方案,这种传统的做法已经不能适应实际生产的需求。
【关键词】D触发器;半静态;清零;版图
A New D flip-flop of semi-static and clear
Zhao Junxia,Zhu Qiaoyan
(Sanjiang College,Nanjing,Jiangsu 210012;NanJing Top Power ASIC)
Abstract:For faster speed、lower power and smaller size,this paper analyzes several used D flip-flops.For the highest frequency and synthesizing their advantages and disadvantages,we design a new type D flip-flop of semi-static and clear.With CSMC 0.6μmN well CMOS process,the layout area is46.500×40.350(μm).The maximum trigger frequency is 356MHz.Using it we constitute the second divider and simulates successfully.
Key words:D flip-flop,semi-static,clear,layout
1.引言
触发器是时序电路[1],是在逻辑电路的移位、寄存和计数功能中被广泛采用的一种存储信息的功能部件[2],它靠双稳态电路来保存信息。触发器的种类很多[3],CMOS D型触发器是VLSI电路中最基本的也是应用最普遍的,它被广泛应用于移位和寄存[4]。D触发器的D代表延迟或数据,它的输出是发生在早于一个时钟脉冲之前的D输入的函数。在时钟脉冲期间,在D输入提供“1”会导致输出变为1,否则输出变为0。其真值表表明这种关系,其中Qn+1是时钟脉冲以后的Q输出,它取决于D的输入状态[4]。
常见的D触发器有:同步D触发器、主从型D触发器、新型半静态低功耗D触发器等[5],本文对他们的结构、原理等方面进行分析比较,综合各自优缺点,优化最高频率,设计出一款新型主从型D触发器,经仿真该触发器的最高频率为356MHz。
2.新型D触发器的结构图
为了减小与时钟信号相关联的单元电路(如触发器)的消耗,本文提出了一种新的半静态触发器结构,并把其中的静态锁存器进一步改进为准静态型。
图1是所设计的新型由CMOS传输门和反相器构成的D触发器的结构图。反相器F1和传输门TG1、TG2组成了主触发器,与非门F2和传输门TG3、TG4组成了从触发器。TG1和TG3分别为主触发器和从触发器的输入控制门。反相器F4对时钟输入信号CP进行反相及缓冲,其输出CP和CP'作为传输门的控制信号。
根据CMOS传输门的工作原理和图中控制信号的极性标注可知:当传输门TG1、TG4导通时,TG2、TG3截止;反之,当TG1、TG4截止时,TG2、TG3导通。
当,时,TG1导通TG2,截止,D端输入信号送入主触发器中,使,,但这时主触发器尚未形成反馈连接,不能自行保持。、跟随D端的状态变化;同时,由于TG3截止,TG4导通,所以从触发器形成反馈连接,维持原状态不变,而且它与主触发器的联系被TG3切断。
当的上升沿到达(即跳变为1,下降为0)时,TG1截止,TG2导通,切断了D信号的输入,由于F1的输入电容存储效应,F1输入端电压不会立即消失,于是、在TG1截止前的状态被保存下来;同时由于TG3导通、TG4截止,主触发器的状态通过TG3和F3送到了输出端,使(CP上升沿到达时D的状态),而。
在,期间,的状态一直不会改变,直到下降沿到达时(即跳变为0,跳变为1),TG2、TG3又截止,TG1、TG4又导通,主触发器又开始接收D端新数据,从触发器维持已转换后的状态。
可见,这种触发器的动作特点是输出端的状态转换发生在的上升沿,而且触发器所保持的状态仅仅取决于上升沿到达时的输入状态。正因为触发器输出端状态的转换发生在的上升沿(即CP的上升沿,所以这是一个CP上升沿触发的边沿触发器,CP上升沿为有效触发沿,或称CP上升沿为有效沿(下降沿为无效沿)。若将四个传输门的控制信号CP'和极性都换成相反的状态,则CP下降沿为有效沿,而上升沿为无效沿。
3.D触发器的电路
D触发器的最高时钟频率受到以下两个方面的限制:
(1)输出(Q或Q~)波形上升和下降时间的限制。如果输出的外接负载电容较大,则输出的波形受到负载电容的影响,都具有一定的上升和下降时间。随着时钟频率的提高,输出频率也要随之提高。如果输出波形由方波变为三角波,甚至输出幅度下降,就不能满足二分频输出。
(2)内部信号传输时,所产生的内部级延迟的限制。如果时钟脉冲宽度不能满足内部级的时延,则输出Q就不能成为时钟脉冲的二分频或输出不稳定。
为了要设计D型触发器,首先要对触发器内部进行时序分析,然后分析各级门在电路中所处的地位,进行合理的时延分配。作为主触发器,数据从D端输入,必须在时钟脉冲的后半周内完成数据的传输,并保存在住触发器中。
我们通过控制栅氧化层厚度来控制栅电容。用MOS器件的跨导和输出电容的比值(称之为速度优值)来表征COMS倒相器的速度性能。当增大CMOS倒相器的宽长比时,就增大了跨导,能提高优值;但宽长比的增大,本级的输出电容也随之增大,反而降低了优值。因而,计算一个合理的宽长比,使跨导大,电容小,具有最佳的速度优值。为了使CMOS倒相器获得最佳的性能,采用对称设计,使倒相器中的NMOS管和PMOS管性能完全对称。
新型的主从型D触发器的电路图如图2所示。在时钟CP周期为60ns,幅度U=5v的方波信号时所仿真到的工作波形如图3所示,Q在CP上升沿翻转,在下降沿不发生翻转,保持原状态不变,实现二分频,该触发器的最高频率为356MHz,达到D触发器的设计要求[6]:对应于每一CP信号有效沿(上升沿),输出状态翻转一次,计数工作正常。
4.版图设计
集成电路版图是电路系统与集成电路工艺之间的中间环节,是一个必不可少的重要环节[7],版图的好坏直接影响电路生产的成品率及可靠性。好的设计不但本身很少带来不可靠因素,而且对于工艺上难以避免的问题,也可预防或减弱其影响。通过集成电路版图设计,可以将立体的电路系统变为一个二维的平面版图,再经过工艺加工还原为基于硅材料的立体结构[7]。
本文采用华润上华0.6μmN阱CMOS工艺在Cadence平台上设计D触发器构成的二分频器的版图[9],如图4所示,由N Well图层、Active图层、N Select图层、P Select图层、Poly图层、Metal 1图层、Active Contact图层等构成,其芯片面积为46.500×40.350(μm)。
5.小结
论文中所设计的一款新型半静态带清零的D触发器芯片通过理论分析[10]与计算机模拟表明了新型D触发器与以往单锁存器D触发器结构相比具有以下特点:1)省去了传统设计中的时钟链,减少了时钟网络的功耗及时钟信号的延迟;2)使用的晶体管数少,只为传统设计的1/2,有效地减少芯片地占用面积;3)采用了动态锁存器结构,使之获得更低的功耗及占用更小的芯片面积;4)降低功耗效果显著。
由于在深亚微米情况下,存在较大的漏电流或亚阈值电流[7],因此半静态触发器的应用会在某些场合受到一定的限制。
参考文献
[1]李桂宏,谢世健.集成电路设计宝典[M].北京:电子工业出版社,2006.
[2]杨志忠,卫桦林,郭顺华.数字电子技术基础[M]第2版.北京:高等教育出版社,2009.
[3]王伦耀,吴训威,叶锡恩.新型半静态低功耗D触发器设计[J].电路与系统学报,2004,9(6):26-28.
[4]张著,程震先,刘继华.数字设计-电路与系统[M].北京:北京理工大学出版社,1992.
[5]Willy M.C.Sansen.模拟集成电路设计精粹[M].北京清华大学出版社,2008.
[6]王接枝,熊熙烈,吕岿,et al.CMOS触发器在CP边沿的工作特性研究[J].电子技术应用,2007,4.
[7]渡边诚,浅田邦博,可儿贤二,et al.超大规模集成电路设计(I)-电路与版图设计[M].北京:北京科学出版社,1988.
[8]A.Shams,M.Bayouml.A novel high-performance CMOS 1-Bit full-adder cell[J].IEEE Tram.Circuits Syst.-Part II,2000,47(5):478-481
[9]王翠霞,范学峰,et al.Candence版图设计环境的建立及设计规则的验证[J].北京:北京科学出版社,2004.
[10]K.Kurokawa.Power Waves and Scattering Matrix[J].IEEE Trans.MicrowaveTheory and Tech,1965:194-202.
中国半导体行业协会理事长、中芯国际董事长江上舟同志因病于2011年6月27日不幸逝世,享年64岁。
江上舟同志是上海芯片产业的奠基人、国家大飞机项目的启动者之一,推动了包括大飞机和半导体在内的多个重大科技项目。江上舟同志曾在海南省、上海市政府部门担任重要领导职务。
江上舟同志一生为推动我国半导体产业的发展作出了突出贡献,他的逝世是中国半导体业界的重大损失,也是国家科技界的重大损失。(本刊编辑:黄友庚)
全国半导体封装测试研讨会
在烟台举行
第九届中国半导体封装测试技术与市场研讨会日前在山东省烟台市开发区召开。此次会议聚集了400多位国内外各大半导体企业、科研院所、高校的专家学者,就如何促进我国半导体封测业更快更好发展进行了深入研讨与交流。
会议重点介绍了我国半导体封装测试产业调研、3D封装技术、TSV技术、绿色封装技术、封装可靠性与测试技术、表面组装与高密度互连技术、封装基板制造技术、先进封装设备、封装材料等及其市场走向与应对措施。这是我国半导体封装测试业界的重要盛会,也是半导体产业链之间的一个极具意义的交流平台。
2010年,我国集成电路产业在2009年缓慢复苏的基础上,呈现出强劲的增长势头。随着芯片集成度的极大提高,高端封装产品的技术含量日重,封装测试的成本在集成电路成本中所占比重加大,并且受集成电路价格波动的影响较小。中国半导体行业协会毕克允副理事长介绍,面对这一形势,有必要提高对发展半导体封装测试业的认识,充分发挥我国的成本优势,加强对封装测试业的研发支持,提高创新能力鼓励资源整合,扩大国际合作,在我国培育出全球性半导体封测大公司。(来自中半协封装分会)
2011中国通信集成电路技术
与应用研讨会9月苏州召开
为进一步推进集成电路技术的进步,促进通信、集成电路与物联网产业的融合发展,中国通信学会通信专用集成电路委员会、中国电子学会通信学分会定于2011年9月22-23日在苏州举办“2011中国通信集成电路技术与应用研讨会暨物联网应用论坛”。
本次会议以“创新应用与融合发展”为主题,围绕通信集成电路技术与物联网应用,重点研讨集成电路的技术发展,以及物联网应用对通信产业、集成电路产业带来的机遇。会议期间将举办产品应用展示,集中展示集成电路设计技术以及在通信、物联网等领域的应用。
自2003年起,“中国通信集成电路技术研讨会”被确定为每年一届的行业例会,曾先后在昆明、杭州、成都、大连、西安、苏州、上海、武汉等地成功举办,并赢得了与会者的广泛认同,已经成为集成电路行业和通信行业非常关注的一项重要技术活动,依托中国电子学会和中国通信学会这两大资源平台,使该活动汇集了国内外主要的集成电路企业和通信厂商,形成了产业间技术与设计应用的互动交流平台。(本刊编辑:黄友庚)
2011中国半导体行业协会
集成电路设计分会年会
(ICCAD 2011)11月西安召开
为了发挥西安深厚的科研优势,充分展示东西部产业资源的各自优势,培育核心技术,推动集成电路产业,尤其是设计业做强做大,实现下一个十年跨越式发展,中国半导体行业协会定于2011年11月17日-18日在西安举办“2011中国半导体行业协会集成电路设计分会年会暨中国集成电路设计产业十年成就展”。
本次年会以“优化产业发展环境,提升核心竞争力,实现规模化快速发展”为主题,积极探讨集成电路设计产业的机遇和挑战,推动产业链的互动,促进我国集成电路设计产业持续、快速、健康地发展。大会将为集成电路产业链各个环节的企业营造一个交流与合作的良好平台,为世界各地和港、澳、台的同行以及相关行业协会、中介组织等构筑一个与中国集成电路设计企业在技术、市场、应用、投资等领域互换信息、探讨合作的交流平台。同时,大会对于帮助本土产业构建高端交流平台和企业合作机遇具有举足轻重的意义,必将对促进产业整合,提升核心竞争力,实现产业规模化快速发展产生深远的影响。(来自中半协设计分会)
甘肃集成电路产业目标锁定:
“十二五”末超过120亿块
甘肃集成电路产业发展已驶入“快车道”:集成电路元器件封装产业规模将在“十二五”末力争达到120亿块以上,实现主营业务收入45亿元,年均增速在30%以上。
据甘肃省工业和信息化委员会透露,在国家和地方一系列政策支持下,甘肃集成电路产业近几年规模不断扩大。“十一五”期间,产业规模年均增长40.2%,主营业务收入年均增长32.2%,利润总额年均增长27.6%。2010年,甘肃集成电路产业完成工业总产值18.12亿元,同比增长43%;实现工业销售产值17.46亿元,同比增长51%。在集成电路生产企业中,“领头羊”华天电子集团年封装能力由10年前的800万块增加到目前的50亿块以上,跻身国内同行业内资企业前三位。
同时,甘肃集成电路产业创新能力亦水涨船高。近年来,先后完成数百项重大技改、重点工程项目及重点新产品,为近百项国家重点工程提供了大量可靠的集成电路产品,70多个系列和产品获得国家重大科技成果、科技进步等奖项,建成1个国家级企业技术中心和2个省级研发中心,研发人员占到从业人员总数的近23%。
据介绍,针对产业总量偏少、竞争能力较弱、缺乏区位优势等突出问题,甘肃将在“十二五”期间力争实现集成电路产业主导产品由单一向多元的结构转变,实现技术水平由中低端向高端转变,建成以天水、兰州、平凉为核心的微电子、电真空器件、军工电子等3大科研生产基地,培育出2-3个效益突出、收入过10亿元、具有核心竞争力的龙头企业。(来自新浪网)
2011年全球半导体资本
设备支出将达448亿美元
据技术研究和咨询公司Gartner预测,2011年全球半导体资本设备支出将达到448亿美元,与2010年406亿美元的支出相比,增长10.2%。然而,Gartner分析师也指出,半导体库存出现过剩修正,再加上晶圆设备制造供过于求,将导致2012年半导体资本设备支出略有下滑。
Gartner执行副总裁Klaus Rinnen表示:“尽管日本的灾难性地震威胁将破坏电子产品供应链,但自我们在2011年第一季度的预测以来,资本支出和设备格局变化不大。由于日本厂商艰巨的努力,此次地震的影响已降低到最小程度。”(来自半导体行业网)
英飞凌创新电源管理产品
亮相PCIM Asia 2011
作为全球领先的功率半导体供应商,英飞凌在上海召开的2011 PCIM亚洲展览会(2011年6月21日至23日)上展示了最新的IGBT技术、CoolMOSTM CFD系列、高端功率二极管、晶闸管产品及各种为新能源功率变换准备的功率组件等。
英飞凌的逆导型(RC)600V IGBT家族又添两名新成员。这两款新的功率开关器件可在目标应用中实现最高达96%的能效。利用这些全新推出的RC-D快速IGBT,可以设计出更高能效的电机驱动家用电器,它们使用尺寸更小的元件,因此成本比同类系统更低。
英飞凌最新推出市场领先的集成快速体二极管的650V CoolMOS CFD2产品,可将诸如服务器、太阳能设备、电信机房开关电源和照明装置等设备的能效提升至新的高度。
英飞凌新推出的60V至150V CanPAK,进一步完善了其OptiMOS功率MOSFET产品阵容。同时,英飞凌进一步扩充了第二代碳化硅肖特基二极管,推出了采用新的TO-247HC(长爬电距离)封装的1200V碳化硅二极管。
英飞凌中国工业及多元化电子市场部高级经理马国伟先生表示:“英飞凌的节能产品,可以更好地降低成本,全面满足客户不断提高能效和功率密度的需求,同时为我们的客户带来明显的竞争优势。”(本刊编辑:胡 )
国民技术:双界面
IC卡芯片实现三大创新
由国民技术推出的高安全性双界面IC卡芯片Z8HCR的成功研发并产业化,Z8HCR的诞生将填补我国商用密码产品在非接触CPU卡上的空白,打破了外国对此技术的限制,为我国民族产业的发展作出了贡献。
据国民技术相关人士介绍,Z8HCR实现了三大创新,双界面是该芯片的一个创新点,目前国内还未有带非接触式接口与接触式接口的同类产品,如何控制在不同模式下的电源问题,是该项目能够成功实施的关键。另外,高安全性是该芯片的另一个创新点。国产算法的引入,不仅提高了芯片本身的安全性,也为该领域的国产化提供了技术保证。此外,高性能是该芯片重要指标,此芯片立足于达到国外芯片的性能要求,且部分超越国外芯片,可支持多应用。
Z8HCR可广泛应用于电子政务、电子商务、电子防伪等多个领域。(来自半导体行业网)
展讯新品 2G成重心
展讯近日了三款极具性价比的GSM芯片,包括面向终端采用ARM9内核的SC6800H,以及两款面向低端市场的SC6610和SC6620。
如何普及移动互联网,就是要降低成本,使每个用户都能消费得起,其次是要提高性能。展讯市场副总裁康一博士表示,“对于低端产品而言,其核心竞争力是降低成本。我们把一些用于高端手机的手段用于低端手机。”
在康一看来,如果将iPhone看作“奔驰”、“宝马”,那么奔驰宝马是很难让移动互联网得到普及。
展讯内部人士表示,全球很多不发达的地区,有很多人现在用的手机非常简单,甚至还有用户根本没用过手机,跟移动互联网的发展“搭不上边”,“6610和6620的尺寸很小,性价比比较高,可满足国内及海外新兴市场低端手机市场需求。”
据悉,展讯SC6610和SC6620将多媒体加速器、触摸屏背光、射频接口都集成到了芯片上,使得产品在成本上更具优势,而连接的简便也将大大缩短终端设计时间。(来自半导体行业网)
同方微电子成功开发
出双界面银行IC卡产品
上海华虹NEC电子有限公司日前宣布,北京同方微电子有限公司(以下简称“同方微电子”)基于公司成熟的0.13微米嵌入式存储器工艺,成功地开发出了高安全性和高可靠性的双界面银行IC卡产品。该产品将有力地配合并推进国家“十二五”期间金融IC卡的迁移和应用,促进国内银行IC卡的产业升级和可持续发展。
为了配合国家“十二五”期间金融IC卡推广工作的顺利进行,2010年上半年华虹NEC启动了针对双界面银行IC卡产品的工艺开发与IP配套升级,历时半年时间,于2011年初完成了工艺的硅验证工作,工艺特性完全满足银行IC卡极其严格的高安全性和高可靠性的设计要求。同方微电子作为国内银行IC卡的主要参与设计厂商,基于华虹NEC升级改造后的0.13微米嵌入式存储器工艺,采用创新的设计理念,在短短半年内就完成了全新的双界面银行IC卡的设计、流片和验证工作。目前,该产品采用华虹NEC高可靠性的EEPROM IP,已经完成了全面的功能评价,实测性能达到了同行业先进水平。(来自华虹NEC)
中国微电子推出革命性
和谐统调处理器技术
中国微电子科技集团有限公司日前公布推出一项革命性手持移动终端的崭新突破性技术,和谐统调处理器(Harmony Unified Processor)技术,主要针对中国流动装置市场。
和谐统调处理器技术把两种不同类型的处理器,中央处理器(CPU)和图像处理器(GPU)统一在一个核芯内,同时结合了多线程虚拟管线(MVP)、平行运算内核、独立的指令集架构、优化的编译器、以及灵活切换的动态负载均衡等新技术;这崭新科技将会是半导体行业发展中的里程碑,也为移动计算和移动通讯领域带来更具成本效益及低功耗等优点的新产品。
具备和谐统调处理器技术的硅片现已完成生产,并进入封装测试阶段,而系统单芯片制成品主要针对正蓬勃发展的Android平板计算机市场,预期于本年底前开始量产。(来自半导体行业网)
灿芯半导体第一颗40nm芯片验证成功
灿芯半导体(上海)有限公司与中芯国际集成电路制造有限公司共同宣布灿芯半导体第一颗40nm芯片在中芯国际一次性流片验证成功。
灿芯半导体与新思科技有限公司(Synopsys,Inc.,)及中芯国际深度合作,使灿芯自主研发的40nm芯片一次性流片成功。这颗芯片集成了Synopsys Design Ware嵌入式存储器和逻辑库,以及中芯国际自主研发的PLL、I/O等关键IP部件,成功验证了灿芯半导体在40nm工艺线上的前端和后端设计流程。(来自灿芯半导体)
飞思卡尔32位MCU出新品
飞思卡尔半导体近日推出新的32位Qorivva微控制器(MCU),该产品基于Power Architecture技术,目的是使过去只有在豪华汽车中才能见到的环绕摄像泊车辅助系统变得更加经济适用并普及到更广泛的车型中。Qorivva MPC5604E 32位MCU通过快速以太网传输高分辨率的压缩视频数据,可以提供360度车周全景,从而实现更加安全、简便地泊车。(来自飞思卡尔)
Marvell推出超低功耗40nm
四端口10GBASE-T PHY芯片
美满电子科技(Marvell)近日宣布推出88X3140和88X3120 Alaska? X PHY芯片,可为交换机、服务器和存储客户带来突破性的优势。
四端口的88X3140和双端口的88X3120在铜质双绞线上实现了10Gb以太网连接。其显著的优势包括低延迟、低运行功耗、高抗干扰度,以及支持节能以太网标准等先进的电源管理特性。它在100米距离时单个端口功耗为2.5瓦,是高密度应用的理想产品。此外,Marvell已经基于Marvell? Prestera?-CX交换机芯片开发出了参考设计,在1RU机架配置下支持多达48个10GBASE-T端口。(来自Marvell)
NXP推出市场就绪型
NFC“智能”汽车钥匙解决方案
“智能”汽车钥匙市场的先驱――恩智浦半导体NXP Semiconductors N.V.近日宣布推出针对多功能汽车钥匙的生产就绪单芯片解决方案――NCF2970(KEyLink Lite)。通过引入近距离无线通讯(NFC) 技术增强汽车钥匙的功能,恩智浦的KEyLink Lite解决方案可以与配备了NFC功能的手机、平板电脑、笔记本电脑等外部设备互连,帮助汽车制造商营造全新的驾驭体验。 (来自NXP)
TI基于C28x
和Cortex-M3的双核MCU问市
近日,德州仪器(TI)宣布推出新型C2000 Concerto双核微控制器(MCU)系列,可帮助开发人员设计出环保性能与连接能力更佳的应用。这种新型Concerto 32位微控制器将TI的具有同类领先性能的C28x内核及控制外设与ARM Cortex-M3内核及连接外设组合起来,以提供一种分区明确的架构,可在单个具有成本效益的器件中支持实时控制和高级连接。(来自TI)
赛普拉斯FIFO存储器即将投产
赛普拉斯半导体公司近日宣布推出一款容量高达72 Mbit的先进先出 (FIFO)存储器。该款全新的高容量(HD) FIFO 是视频及成像应用的理想选择,可满足高效缓冲所需的高容量和高频率要求。与大型PFGA结合使用时,HD FIFO可作为标准同步DRAM存储器的高级缓冲备选方案。新型HD FIFO可提供18、36以及72Mbit的容量版本,能够支持3.3V和1.8V LVCMOS及HSTL1等众多I/O标准。(来自赛普拉斯)
飞思卡尔半导体
50Gbits/s通信芯片
飞思卡尔半导体日前展示了一款名为QorIQAdvancedMultiprocessing(AMP)的网络芯片产品,主要面向大流量网络通信市场。这款芯片基于一个64位的 Powere65002.5GHzAltivec处理器核心开发,采用28nm制程,拥有24个虚拟核心以用来处理交换和路由业务。
同时,面对较为低端的客户,飞思卡尔还有12核1.6GHz和24核2.0GHz的产品可供选择。首款使用该芯片的设备是飞思卡尔的T4240,它已经可以实现50Gbits/s的吞吐量。(来自飞思卡尔)
Microchip扩展RF功率放大器产品线
美国微芯科技公司宣布,推出新款SST12LP17E和SST12LP18E器件,扩展其RF功率放大器产品线。SST12LP17E是同类产品中体积最小但能完全匹配的功率放大器,只需要一个DC旁路电容即可实现最优性能。SST12LP18E的工作电压是Microchip全线RF功率放大器中最低的,并可在-20℃至+85℃条件下工作。新器件可工作于2.7V的低电压,线性输出功率高达18.5dBm为2.5%EVM于IEEE802.11gOFDM54Mbps标准下,输出23.5dBm时附加功率效率高达38%于IEEE802.11b标准下。这些功率放大器采用8引脚2mmx2mmx45mmQFN封装。它们是小尺寸、高效率和低电池电压工作的嵌入式WLAN应用的理想选择,如消费电子市场、手机、游戏机、打印机和平板电脑。(来自Microchip)
IMEC利用CMOS工艺制程
GaN MISHEMTs
欧洲微电子研究中心(Interuniversity Microelectronics Centre。即IMEC)与其合作伙伴共同开发了在200毫米硅片上生长GaN/AlGaN的技术。
借助这项新技术,GaNMISHEMTs(metal-insulator semiconductor high-electron mobility transistors)能够严格按照CMOS的污染控制要求在工艺线上进行生产(不再需要加入金这种贵金属),进而能够在200mm硅衬底上大批量生产高质量的氮化镓产品。(来自半导体行业网)
瑞萨开发出不需要电池的
无线通信技术
瑞萨电子日前正式宣布开发出一种新的近距离无线通讯技术:传感器不需电池即可通过蓝牙或无线局域网将数据发送出去。
此技术的重点有两个:首先是利用发信端和收信端之间电磁波信噪比的改变来读取传感器传送数据的近距离无线技术。另外就是自动探测环境中能量较强的电磁波(手机信号或WiFi/WLAN信号等)并转换成电能的微型发电技术。
这两者的结合,使得小于1米的通信距离内传感器发送数据不需依靠电池得以实现。这种新的无线通讯技术以后可能应用的例子有:使用电子计算器计算得出结果后靠近PC直接发送结果到PC中;在创可贴上加入温度传感器,用智能手机实时监控体温数据等。(来自CSIA)
AMD推出低功耗计算
和图像处理混合芯片
AMD日前正式推出了其低功耗旗舰产品-Fusion处理器。Fusion芯片融合了x86架构的计算处理器和图像处理器,成为AMD和INTEL、ARM等竞争移动应用市场的“杀手锏”。不过,AMD资深研究人员PhilRogers暗示,Fusion芯片的架构设计并不是封闭、排外的,Fusion的系统架构设计在未来可以融合其它架构的计算处理器和图像处理器组成一个“异质”的多核平台。AMD将对外公布有关的技术文档,使Fusion成为一个开放的软硬件开发平台。(来自CSIA)
意法半导体(ST)通过CMP
为业界提供28纳米CMOS制程
意法半导体与CMP(Circuits Multi Projets?)携手宣布,大专院校、研究实验室及企业可通过CMP提供的芯片中介服务使用意法半导体的28 nm CMOS制程开发芯片设计。
双方在上一代CMOS合作项目的成功促使了这次推出的28nm CMOS制程服务。双方于2008年、2006年、2004年及2003年分别推出45nm、65nm、90nm及130nm制程服务。此外,CMP还提供意法半导体的65nm和130nm SOI以及130nm SiGe制造制程服务。举例来说,170所大专院校和企业已可使用意法半导体的90nm CMOS制程设计规则和设计工具,200余所大专院校和企业(60%为欧洲客户;40%为美洲和亚洲客户)已可使用65nm bulk和 SOI CMOS制程设计规则和设计工具。目前,45/40纳米CMOS制程服务仍在开发阶段。(来自意法半导体)
新岸线NuSmart 2816移动处理器
新岸线公司最近了一款NuSmart2816处理器。该产品拥有强大性能的移动终端设备处理器,采用了先进的Coretex-A9构架,性能卓越,且价格合理。新岸线市场行销副总裁杨宇新先生告诉媒体:“目前已经有品牌选用了NuSmart2816作为平板电脑的核心,第一款产品将在今年10月份左右上市。”并且,新岸线的下一代产品,功耗更低的Coretex-A9构架处理器已经准备好了,代号为NuSmart2810,届时这款处理器将把A9双核处理器的成本拉的更低一些。并且,新岸线的4核AMR构架的产品也在积极研发中,预计8-12个月后将投入生产。(来自CSIA)
思百吉成功举办2011中国客户答谢会
思百吉(Spectris)集团(美国迈思肯的母公司)在上海成功举办了“携手未来,2011共创辉煌”客户答谢会和记者招待会。百余名主要客户代表和二十多家重要媒体参加了此次活动, 思百吉集团在活动中分享了其在中国这个主要市场上的发展状况。
在记者招待会上,思百吉集团首席执行官John OHiggins先生和大家分享了思百吉集团在中国市场的业务增长及其对技术和产品的未来规划。
John OHiggins先生表示:在全球经济不景气的情况下,他们在中国市场的销售额却仍不断增长。过去两年中,共创造了2亿多英镑的销售额。如今,中国已经成为其全球第二大市场,继全国的各主要城市后,思百吉也开始进军西部地区与二线城市。
虽然进入中国已有40年,思百吉这个名字对于许多人而言都是一个陌生的名字。随着时间的推移,这家制造高精仪器仪表与控制设备的国际巨鳄,其旗下的13家子公司都在悄然之中悉数进驻了中国市场,其业务范围已经逐渐渗透了我国钢铁、汽车、能源等工业领域。
John OHiggins先生总结说:“我们在中国有强大的客户基础和良好的发展机遇,未来我们将继续向中国市场投资,致力于产品的本地化,全面完善中国地区的服务和支持体系,寻求有技术特点的公司作为合作伙伴,不断研发新产品,以满足客户的需求。”(本刊编辑:黄友庚)
Marvell业界首款TD单芯片
方案率先在华商用
全球整合式芯片解决方案厂商美满电子科技(Marvell)日前宣布,成功推出Marvell单芯片在TD智能手机、平板电脑和无线路由器的应用。
Marvell公司业界领先的TD-SCDMA方案可以提供世界级的3D图像、手机游戏、移动电视、高清视频性能,并且通过Marvell美观易用的Kinoma软件,为不同平台提供统一的用户体验。同时,PXA920系列产品是业界首款TD-SCDMA单芯片方案,融合了高性能应用处理器和调制解调器,让大众期待已久的1000元智能手机成为现实。这一平台同时支持全球的3G和2G标准,让OEM厂商可以为中国及中国以外的市场快速开发WCDMA智能手机、平板电脑和无线路由器。
Marvell完整的手机平台解决方案包括单芯片通信处理器和应用处理器、射频模块、电源管理芯片以及集成有Wi-Fi/蓝牙/FM调频功能的连接单芯片,该单芯片支持1x1和2x2移动MIMO通信系统并具有波束成形(beamforming)功能。Marvell的TD-SCDMA芯片和软件解决方案由上海的研发中心开发,该中心有约1000名工程师专注于中国市场。(来自Marvell)
Intersil两款新型稳压器,
用户可对其编程
Intersil公司近日宣布,推出两款微型电源管理芯片――ISL9305和ISL9305H,进一步扩大其针对消费电子市场的电源管理产品家族。ISL9305和ISL9305H这两款芯片提供多通道电源输出需求并支持灵活的I2C接口编程,非常适合当下消费电子的设计需求。ISL9305和ISL9305H采用4x4mm封装,包含两个800mA(ISL9305)、1500mA(ISL9305H)同步开关降压稳压器和两个300mA低压差(LDO)线性稳压器,这一集成减少了元件总数并降低了产品总成本。 (来自Intersil)
盛群双向无线电
应用专用SOC MCU问市
盛群半导体推出HT98R068为双向无线电应用专用SOC MCU。此IC主要是用于类似无线电对讲机产品如FRS, MURS, GMRS等市场的含音讯处理的MCU。 在音讯处理功能方面, 包括pre-emphasis/de-emphasis、 压扩、可编程扰频设定、DTMF编解码、可编程selective code编解码及亚音频的CTCSS/DCS编解码。灵活的音讯处理路径与并行的亚音频信号处理可提供各种组合的操作模式。(来自盛群半导体)
ST-Ericsson创新组件
将电池寿命提升30%
意法・爱立信目前推出一个全新的产品系列,这一系列的产品可以显著提升手机和其他连接设备的电池使用寿命。与直接由电池供电的解决方案相比,这个创新的电源管理组件可以将移动设备的通话时间或互联网连接时间最高提升30%。基于意法・爱立信的开拓性PM3533集成解决方案,移动设备的双模射频子系统可以采用低截止电压电池技术,从而充分利用电池电源。(来自ST-Ericsson)
明导Capital工具覆盖范围
扩展至电气设计领域之外
Mentor Graphics公司近日宣布旗下的Capital产品套装有重大扩展。Capital套装当前为汽车、航空和国防工业提供强大的电气系统和线束设计流程,而现在又有三款新产品加入,可以同时将流程向上游(产品规划和架构设计)和下游(产品维修维护)扩展。随着新型工具针对解决车型配置复杂性管理,线束制造,以及车辆维修维护文档管理等多方面难题,Capital系列工具也将覆盖范围扩大到从产品定义架构到维修服务。新工具采用了突破性技术,对于OEM厂商、线束制造商和售后服务部门而言具有很高的商业价值。 (来自Mentor Graphics)
Atmel基于ARM9的MCU
可与Android系统兼容
微控制器及触摸解决方案的供应商爱特梅尔公司(Atmel Corporation)宣布其基于ARM的产品SAM9G45和SAM9M10将支持Android操作系统 ,应用于消费、工业和计算市场。爱特梅尔以32位ARM926处理器为基础的SAM9G45和SAM9M10 ARM9器件现可兼容Android操作系统,为运行Android操作系统的SAM9M10-G45-EK板提供完整的板级支持包(board support package, BSP)。 (来自Atmel)
SanDisk全新嵌入式
闪存驱动器iNAND EXTREME
SanDisk近日宣布推出全新iNAND Extreme嵌入式闪存驱动器(Embedded Flash Drive; EFD)系列;这是针对运行在高级操作系统下以及数据密集型应用的高端平板电脑所推出的首款系列产品,每秒连续写入和读取的速度分别达50MB与80MB。高性能的嵌入式闪存存储设备,可大幅提高平板电脑的多媒体同步速度、转文件速度,与操作系统的反应力。 (来自SanDisk)
S2C 正式其新产品
Verification Module
S2C近日宣布他们已经开发了一种原型验证产品,即TAI Verification Module(专利申请中)。它允许使用者通过一条x4 PCIe Gen2通道到连接FPGA原型中的用户设计和用户的电脑,使得用户能够使用大量数据和测试向量对FPGA原型中的用户设计进行快速验证。基于Altera Stratix-4 GX FPGA的TAI Verification Module将Altera 的SignalTap Logic Analyzer集成到了S2C的TAI Player软件中,它能支持在多个FPGA进行RTL 级别调试。这项创新的技术在设计编译过程中建立了多组,每组480个probe,从而使用户能在不需要进行冗长的FPGA重新编译的情形下在多个FPGA中查看数以千计的RTL级probe。(来自S2C)
飞兆新增工业类型封装的
PowerTrench MOSFET器件
对于需要提升系统效率并最大限度减少元件数目的高效AC-DC转换器等应用的设计人员来说,构建一个具备快速开关特性、更高效率和功率密度的现代电源系统是一项非常重要的指标。为了帮助设计人员应对这一挑战,飞兆半导体公司(Fairchild Semiconductor)为100V和150V PowerTrench MOSFET系列器件增添了工业类型封装选择,包括TO-220、D2PAK、TO247、I2PAK、TO220 Full Pack和D2PAK-7L。 (来自飞兆)
恩智浦推出集成LCD图像
控制器的LPC1788微控制器
恩智浦半导体近日了LPC1788微控制器,这是业界首款采用ARM? CortexTM-M3技术且集成LCD控制器的MCU,目前已批量上市。LPC178x系列拥有最高96KB片上SRAM以及32位外接存储器接口,帮助客户轻松实现低成本、高质量的图像应用。LPC178x系列支持众多图像显示面板,是工业自动化、销售网点和医疗诊断应用的理想选择。 (来自恩智浦)
MIPS 科技推动“Apps on MIPS”开发
美普思科技公司(MIPS)日前宣布推出全新 MIPS 应用程序开发(MAD:MIPS Application Development )计划,旨在促进 MIPSTM架构应用程序的快速发展。该计划将提供性能和兼容性测试的技术支持与服务,以确保应用程序能够在 MIPS-BasedTM 设备上运行。通过这项由 MIPS 开发人员社区所提出的最新计划,开发人员能快速构建与 MIPS-BasedTM 移动设备完全兼容的应用程序,为游戏和其它应用程序带来理想的用户体验。
MAD 计划初期将定位于 AndroidTM 平台的 MIPS-Based 设备应用程序开发。MIPS 开发工程师团队能够提供兼容性和性能分析,并将结果反馈给应用程序开发人员。在 MIPS 开发人员社区网站 developer.省略 上可获得完整的文件和技术支持。此外,开发人员还能够充份利用 MAD 套件(MAD Kit) 开发 Android 应用程序。MAD 套件包括由 Android 软件开发套件(SDK)和 QEMU 仿真器组成的完整工具链,以及本机开发套件(NDK)(r5b Windows/Linux)。我们同时还会提供高级移动硬件平台。(来自美普思科技)
奥地利微电子首款3D霍尔传感器
AS5410可感应绝对位置
奥地利微电子公司近日推出全球首款基于全功能3D霍尔平台的线性位置传感器AS5410。独特的3D霍尔传感器解决方案可在汽车和工业应用中感应绝对位置,提供超高分辨率的位置信息。AS5410能在设备启动后即刻检测一个简单两级磁铁的绝对位置,应用中无需预先运行参考定位。即便使用非常小的磁铁,位置感测也可支持大范围的机械运行距离。AS5410 3D霍尔编码器可通过SPI接口预设四种基本操作模式,提供快速便捷的配置操作。所有信号调理,包括对温度影响的补偿等均在片内实现。(来自奥地利微电子)
微捷码宣布推出支持GLOBALFOUNDRIES
低功耗技术的参考流程
微捷码(Magma)设计自动化有限公司近日宣布,一款支持GLOBALFOUNDRIES 28纳米超低功耗(SLP)高K金属栅(HKMG)技术的netlist-to-GDSII参考流程正式面市。这款签核就绪(sign-off-ready)的参考流程可与GLOBAL- FOUNDRIES的签核验证模块相集成,且通过利用Talus IC实现系统独特的Talus Flow Manager和Talus Visual VolcanoTM提供独特的可视化功能,还使得双方客户能够快速轻松地先输入现有设计、然后以28纳米SLP工艺对其性能进行分析并评估。不同于其它IC实现环境,Talus Flow Manager是随着Talus Vortex一起加入的这款流程,从而去除了对额外工具的投资需求。(来自微捷码)
ADI推出一款高性能
雷达模拟前端IC:AD8283
汽车安全理念一直在发展演变,现在已经从座位安全带、安全气囊和碰撞检测等被动系统发展到具有防撞和事故预防功能的主动检测网络。作为一项尤为令人振奋的主动安全改进措施,雷达可以显著降低因分心而导致的行车事故数量及严重程度。Analog Devices, Inc.的集成式惯性 MEMS 检测技术曾让安全气囊在15年前成为一项标准汽车安全特性,近日又推出一款价格低廉的高性能雷达 AFE(模拟前端)IC。ADI 公司高集成度的 AD8283汽车雷达 AFE(模拟前端)IC 包含接收路径信号调理和数据采集电路,使终端系统可实现自适应巡航控制、盲点检测以及其它基于雷达的检测和预防应用。(来自ADI)
TI最新OMAP 4处理器
可将网页浏览性能提升80%
德州仪器(TI) 近日宣布推出超节能OMAP4470应用处理器,该处理器属于OMAP 4平台系列,能够使处理功耗、图形、显示子系统功能及多层用户界面组合等方面的性能达到有效平衡。多内核OMAP4470处理器的时钟速度高达1.8 GHz,为目前市场上所有解决方案之冠,同时网络浏览性能提升80%,内存带宽增加,图形功能提高2.5倍(通过Imagination Technologies的POWERVRTM SGX544以及独特的硬件组合引擎实现)。(来自TI)
新唐NuMicro微控制器
NUC122 闪亮登场
新唐科技继成功推出以ARM? CortexTM-M0为核心的32位微控制器 - NUC100/NUC120 和 NuMicro M051TM系列后,新成员NUC122系列于近日闪亮登场。NUC122系列以最低功耗、低闸数、精简程序代码,内建USB及多种高速通讯能力器件等特性,使其执行效能为一般微控制器的数倍。其先进低功耗工艺与内建 USB 2.0全速装置,特别适用于消费电子、工业控制、安防、通讯系统,与需要高速计算的数据采集系统领域。 (来自新唐科技)
安森美五款超小型
低压降线性稳压器出炉
安森美半导体(ON Semiconductor)近日推出五款超小封装的低压降(LDO)线性稳压器,强化用于智能手机及其他便携电子应用的现有产品阵容。这些新器件基于互补金属氧化物半导体(CMOS)技术,均能提供150毫安的输出电流。这五款新器件都非常适合于应用在电池供电的便携设备(如MP3播放器、手机、手持GPS系统、照相机及录像机)、家用电器(包括机顶盒及数字视频录像机)和网络/通信设备(服务器及路由器),以及非常讲究节省电能及空间的其他应用。 (来自安森美)
美国国家半导体
推出全新高亮度LED驱动器
美国国家半导体公司(National Semiconductor Corp.)近日宣布推出全新高集成度线性LED驱动器LM3466,可简化街灯等大功率大型照明灯具的设计。仅需几个无源组件,LM3466便能提供一个完整系统,可实现在现有任一款的AC/DC恒流源基础上驱动每个LED灯串。现今的LED驱动器通常需要多个组件,才能正确地驱动一个LED灯串,而为了维持多个LED灯串间的电流相同,常会令设计变得更为复杂。通过集成MOSFET并采用独特的控制方法,LM3466能够解决上述问题。(来自美国国家半导体)
美商柏恩复合式扭矩和角度传感器
美商柏恩(Bourns?)公司,近日推出一款全新复合式扭矩和角度感应器。该款新的传感器是专为电子动力辅助控制应用系统(EPAS)和其它汽车系统所设计的,除了结合了扭矩和转向角度测量外,还取代了以往使用两个离散感应器进而节省空间和成本。新款复合式扭矩和角度感应器乃使用柏恩(Bourns?)' Hall Effect (HE) 的非时钟簧线 (Non- clockspring) 扭矩传感器技术,藉由传动器输入功率来测量其扭矩转向,并且同时转换成控制方向盘转动的速度和方向。新款复合式感应器中的扭矩感应器是专为EPAS设计的,其控制角度信号器可用于各种汽车系统,包括电子稳定控制(ESC),进阶前照明系统(AFLS),导航和辅助停车系统。 (来自Bourns?)
MIPS和矽统科技持续推动
AndroidTM 进入数字家庭应用
日前,美普思科技公司(MIPS)携手中国台湾矽统科技公司共同宣布,双方将共同推动 AndroidTM 平台进入数字家庭应用,树立新的里程碑。两家公司合作推出以矽统科技新款 MIPS-BasedTM 集成网络电视平台为基础的优化 Android 解决方案,现已面市。同时,矽统科技获得了全新超标量多处理 MIPS32TM 1074KfTM 同步多处理系统(CPS)授权,用于开发下一代芯片产品。
矽统科技全新高集成度的网络电视平台采用双内核高性能 MIPS 处理器,可提供定制化 widget,并支持 YouTube、Facebook、eBay、Flickr、天气和财经以及在线电影租赁等广受欢迎的服务。该平台可支持高端图像和增强的视频处理,以及 Adobe? Flash? Player 10.1 与电视视频流功能。该产品同时支持视频点播和 Skype等网络通信。并能与其他 Android 平板电脑和智能手机等设备进行无缝互操作和互联;提供遥控和视频共享等功能。全新互联网电视平台现已能够通过矽统科技获得。(来自美普思科技)
三洋用于数码录音笔的
音频处理器LC823425即将量产
三洋半导体(安森美半导体成员公司)推出用于数码录音笔(IC recorder)等便携设备的音频处理方案―LC823425。这产品包含内置硬连线MP3编码器/解码器系统,提供业界最低的功耗5毫瓦,以内置数字信号处理器(DSP)支援先进功能。LD823425利用新开发的MP3文件格式硬件解码器,将编码期间的功耗相较于此前产品降低50%。这器件还利用低压90纳米工艺提供约5 mW的总功耗,达致业界最低的MP3录音/播放功耗水平。(来自三洋半导体)
微捷码宣布其
Titan Analog Design Kit正式面市
微捷码(Magma)设计自动化有限公司近日宣布,支持台积电(TSMC)180纳米/65纳米工艺的Titan Analog Design Kit正式面市,它以与工艺和规格无关且可重复利用的模块化模拟电路模块――Titan FlexCell实现了Titan基于模型的设计方法。这款工具包提供了一个模拟设计生态系统,使得微捷码和台积电双方客户均可显著改善设计质量和设计师效率。Titan Analog Design Kit设计工具包包括了与技术无关的FlexCell、相关电路原理图、符号、测试基准、完整文档和一份指南。通过使用这款工具包、Titan模拟设计加速器(Titan ADX)、FlexCell以及目标工艺信息和规格,用户可创建满足其特定需求的模拟设计。这种独特的新方法通过可重复利用FlexCell 电路模块实现了非常快速的模拟设计。(来自MAGMA)
核高基专项资金或本周开始下拨
预计总金额超过1000亿元
近日有消息人士透露,政府相关部门将于近日向几家企业下拨2010年“核高基”专项资金,获得资金的企业集中在基础软件领域。国家“核高基”专项资金分批次下拨,本次下拨或在本周内执行。
“核高基”专项将持续至2020年,中央财政为此安排预算328亿元,加上地方财政以及其他配套资金,预计总投入将超过1000亿元。
有消息人士近日透露,相关政府部门上周向多家企业下发了有关2010年“核高基”专项资金的批复函件,具体资金应该在本周内下拨。获得资金的企业集中在基础软件领域,包括国产操作系统厂商、国产数据库厂商以及国产办公软件厂商等。(来自半导体行业网)
诺基亚西门子通信投资
半导体创新公司 ClariPhy Inc.
诺基亚西门子通信的投资将支持ClariPhy开发高集成度单芯片互补金属氧化物半导体(CMOS)集成电路(IC),用于高性能光网络数字信息处理(DSP)。高容量传输网络是交付固定和移动宽带的关键。IPTV、按需视频、云计算和服务所需的数据量每年以60%的速度增长。
高容量光网络用于智能传输网络中,可帮助服务提供商的多服务数据传输网络实现最低整体拥有成本。智能传输网络基于诺基亚西门子通信规划、安装、整合、提供、维护和优化IP集成的能力,可运营多厂商传输网络。除专业服务外,智能传输网络还包括诺基亚西门子通信的产品。
诺基亚西门子通信对ClariPhy的投资和已经安装的智能传输网络将改善现有的光纤网络,让诺基亚西门子通信的带宽突破100G。此外,该投资能让诺基亚西门子通信在速度更快的速率卡(400G,1T)开发中保持领先,解决IP网络流量的大规模增长问题。(来自半导体行业网)
2011年全球半导体行业景气回顾
分析了年初以来全球半导体行业的运行数据。销售额方面,需求稳健,淡季不淡;产能利用率方面,持续处于高位,我们预测行业开工情况将维持良好局面;BB值方面,今年前5个月,美国BB值从0.85的低位持续反弹;日本BB值1-2月增长势头良好,但3月受地震影响开始略有回落,总的来看,半导体行业资本开支进入稳定成长期。
风险提示。日本震后的电力、交通恢复进度如果较慢,将影响全球半导体的原材料、设备供应,以及需求情况;中国大陆人工成本上涨将影响相应公司利润。(来自半导体行业网)
英飞凌展出配备
SiC JFET的功率模块等
德国英飞凌科技在东京举行的展会“智能电网展2011&新一代汽车产业展2011”,展出了各种功率模块。在会场上,英飞凌还展示了功率循环寿命延至原产品10倍的功率模块,延长了功率循环寿命。
此次,英飞凌将键合引线的材料由铝改为铜,提高了产品的可靠性。该公司表示,利用铜线的键合技术已用于其MOSFET等,此次就是以该技术为基础的。
另外,英飞凌为接合功率半导体芯片和DCB基板采用了名为“扩散焊接方式”的方法。由于与普通方法相比,焊锡层较薄并且热阻较小等,能提高产品的可靠性。
英飞凌在会场上展示了利用上述.XT技术的耐压1200V、电流900A的IGBT功率模块。(来自半导体行业网)
ADI 公司的1W、2级集成驱动
放大器覆盖整个蜂窝频率范围
ADI最近推出两款1W、2级 RF 驱动放大器 ADL5605和 ADL5606,它们能够覆盖无线通信系统所用的整个蜂窝频率范围。高集成度放大器 ADL5605(工作频率范围700MHz 至1000MHz)和 ADL5606(工作频率范围1800MHz 至2700MHz)引脚兼容,易于调谐,并且集成了两个增益级;与传统的分立设计相比,电路板空间大大节省。
此外,新款 RF 驱动放大器集成了内部有源偏置和快速关断功能,支持需要省电模式的应用,或者间歇性发射信号的无线电能计量等应用。这些高性能宽带 RF 驱动放大器非常适合各种有线和无线应用,包括:蜂窝基础设施;工业、科研和医疗(ISM)频段功率放大器;防务和仪器仪表设备等。 (来自ADI公司)
士兰微电子通过质量/
环境管理体系监督审核
近日士兰微电子迎来了方圆标志认证浙江审核中心审核组对我司ISO19001-2008版本的第二次监督审核。
在审核过程中,审核组检查了公司质量/环境管理体系覆盖的产品、过程和区域,对公司在认证范围内的质量/环境管理体系与审核准则的持续符合性进行了抽查验证,并与各部门的当事人进行了交流和现场的抽样审核。
经过两天的严格审查,审核组对公司的质量/环境管理体系运作情况作出了较高评价:公司有关人员理解标准比较到位,公司的管理体系比较完善,质量和环境管理体系均没有开具不符合报告,体系运行有效。(来自半导体行业网)
中国电科海康威视
全新一代DVR产品
近日,中国电科所属第52研究所海康威视推出全新一代网络硬盘录像机(DVR)产品。该系列DVR在处理性能、系统稳定性等多方面获得革命性突破,给终端用户带来全新体验,重新定义了DVR产品的新高度。
该产品采用领先的3D视频数字降噪技术、图像倍帧与反隔行算法,搭载创新型高清视频处理系统,使图像更细腻、更清晰,全新操作界面,让操作更人性化。可同时支持16路高画质4CIF实时编码与16路4CIF实时解码,支持16路高清IPC的接入、存储和高清解码显示;可同时实现16路实时预览与16路同步实时回放,实现真正的DULLHD双输出独立显示;支持双千兆网口,网络性能强劲,支持网络容错、负载均衡、双网隔离等特点,为多样化的监控网络提供最贴合的应用方案,适应视频监控大规模网络化的发展趋势。(来自半导体行业网)
西南集成电路设计有限公司将在
美国TowerJazz工厂生产射频IC产品
西南集成电路设计有限公司(SWID)是一家本土无晶圆IC设计公司。最近该公司选择在美国加州纽波特比奇(NewportBeach)进行代工生产,利用其锗硅BiCMOS工艺技术来制造该公司的射频IC产品。
TowerJazz宣布了这一合作。Tower半导体于2008年接管了美国捷智科技公司(JazzTechnologiesInc.),包括捷智在纽波特比奇的200毫米晶圆厂。此举非同一般,标志着由中国台湾企业代工无晶圆设计流程的全盘逆转。在此次的事件中,中国设计流程从东方转向西方国家,并于加州制造。这在一定程度上反映了日趋成熟的中国设计以及部分锗硅制造业的专业程度。(来自半导体行业网)
工信部:十一五电子
发展基金投2.3亿做3G研发
在26日举行的“十一五”电子信息产业发展基金成果汇报展示会上,工业和信息化部总经济师周子学透露,“十一五”期间,电子发展基金累计投入34.71亿元,安排项目1825个,其中,在3G研发上的投入为2.3亿。
周子学表示,五年来,电子发展基金累计投入34.71亿元,安排项目1825个。其中,在第三代移动通信、发光二极管、太阳能光伏、信息安全技术产品等新兴领域,分别投入资金2.285亿元、5900万元、3650万元、2.96亿元支持关键技术研发。
而在软件、集成电路、新型显示器件等核心关键技术研发上,电子发展基金分别投入资金9.31亿元、3.96亿元、3.68亿元,分别安排项目561个、175个、89个,并通过集成电路研发资金投入19.5亿元,支持了209个项目。
据了解,电子发展基金设立于1986年,用于支持软件、集成电路、计算机及网络设备、通信设备、数字视听、基础元器件等各门类产品和信息技术推广应用。(来自中国信息产业网)
英飞凌推出新款
XC2000 16位车用单片机
为了帮助中低档汽车采用高档汽车的安全和舒适装置,同时符合最严格的燃耗和尾气排放要求,英飞凌科技股份公司近日宣布壮大其大获成功的XC2000车用单片机产品家族,推出成本优化型新器件。英飞凌这次壮大XC2000产品家族阵容的主要宗旨是,帮助汽车系统供应商在不引进多个单片机平台的情况下,扩充其产品阵容并拓宽其性能范围。英飞凌此举将为客户提供伸缩自如的汽车解决方案,其软硬件重复利用率很高,能够显著降低客户的成本。
新款XC2000 16位器件的典型应用包括:低成本车身控制模块(BCM)、低成本气囊或低端引擎管理系统等。为了进一步缩小占板空间,新款XC2000器件采用了成本优化的超小型封装。(来自英飞凌科技)
【关键词】半桥电路;死区时间;阈值电压;比较器;正反馈
A kind of automatic detection and setting dead time circuit designing
HUANG Haiping,JIANG Yanfeng
(Microelectronic research center,North China University of Technology,Beijing 100144,China)
Abstract:This paper introduced a kind of controller circuit which can automaticly set dead time.The controller works in this way that compares the voltage difference between gate and source of MOS tube to threshold voltage.The results of comparing each controls another gate in order to guarantee that the half bridge can not be turned on at the same time.The circuit with positive feedback is used here as to speed up the comparison of the response signal.At last,in the perceptual load,here gives the simulation and experiment results of dead time under the threshold voltage of 1.2V.The simulation results was realized by CSMC 0.5μm CMOS technology.the controller circuit is designed simply,and extra dead time need not to be setted up in the driving circuit.
Key words:Half bridge circuit;Dead time;Threshold voltage;Comparator;Positive feedback
1.引言
高效率的DC-DC变换器得到已经广泛应用,比如手机,个人电脑,通讯设备等。开关的损耗包括:传导损耗、开关损耗、直通损耗等。可以通过优化和改善功率管的尺寸和驱动电路来减小前两者的损耗。为了减小第三种损耗,就必须设法缩短死区时间[1]的大小。死区时间是为了使上下桥臂不会因开关延迟而导致同时开通而设置的一个时间段。因此,死区时间的设置,可以有效消除两个开关管之间延迟效应,避免直通损坏模块。如果设置的死区时间较大,电路工作虽然安全可靠,但是会引入输出波形的失真,从而影响输出效率;死区时间较小,输出波形较好,但是降低了电路可靠性,所以死区时间一般为μs级。死区时间的设置如果由定时器或软件延时产生,会增加定时器或CPU的负担。死区时间的存在,使占空比调节范围缩小,降低了变换器动态性能;此外,因为开关器件的关断时间随环境温度、工作电流等因素变化很大,致使死区时间大小不容易掌握。
2.电路设计
2.1 死区时间设置规则
功率MOS管有寄生的二极管,称为体二极管,其恢复时间与存储在体二极管内的多余电荷成正比。理论上,在保证电路工作可靠的情况下,死区时间越小越好,设置时间短,体二级管的导通时间就小,则其消耗的功耗也就小。死区时间大时,模块工作更加可靠,但是体二极管导通时间就大,减小了电路的输出效率。一般把死区时间的大小设置在4%到一个周期之内,遵循规则如下:
(1)
式(1)中,TD是死区设置时间,Td(off)为开关MOS管的关断延迟时间,Tf为开关管的下降时间,Td(on)为开关管的开通延迟时间[2]。由于工艺厂商的不同,器件本身结电容放电时间,驱动参数有所不同,实际电路中选择TD值为2(Td(off)+Tf)。图1为半桥基本电路结构。
2.2 RC设置的延时电路
在目前的大多数开关电源芯片电路中,设置死区时间的常用方法是:对输入驱动信号进行一定的延时,使得高电平信号或低电平信号在一个周期时间内不完全重合,然后再与先前驱动信号进行一定的逻辑运算得到所需的死区时间。由此可以得出,延时单元在设置死区时间当中,是一个很重要的环节。典型的RC电路架构如图2所示。通过设置不同和R值或C值可以得到不同的死区时间。但是设置较大电容C值时,会增加CMOS反向器的栅极的延时,为了减小这个延时的影响,一般选取的电容值较小,而只是通过较大范围改变电阻R值。
2.3 死区时间控制电路设计
图3就是控制电路的基本框架图。半桥电路驱
动的负载为由LCR组成的谐振网络。谐振阻抗的公式如下:
(2)
所以谐振网络既可以工作在容性阻抗下,也可以工作在感性阻抗下。
当(3)
驱动负载表现感性。反之,则表现为容性。上下桥臂的MOS管的栅极各加入一个开关管。当MOSFET的栅源电压小于阈值电压,MOSFET就工作在截止区,不导通的状态,此时另一个桥臂的MOS管才开始被驱动,因此就能消除上下桥臂同时导通,避免器件损坏。其具体的工作原理是:假设MOSFET的阈值电压为Vth。图3中M1,M2都是NMOS管,都选用NMOS管的原因是其阈值电压就相同,就可以避免了后面设置比较值的时候需要两个不同基准电压。VH,Vf分别为M1管的栅极,源极的电势,当VH减去Vf得到的电势差小于M1的阈值电压时,M1管就不工作。其中,VH和Vf的电势差通过图4电路中I1运算放大器搭建的减法电路来实现。因为电阻比例值为1,所以I1的输出端的V1的大小为(VH-Vf),其值作为I2比较器的正端输入,负端为半桥电路MOS管阈值电压大小的直流电压。如果(VH-Vf)电压值大于Vth,I2比较器的输出端VLc输出高电平,图3中M4开关管就导通,M2功率管就不工作。
(VH-Vf)电压小于Vth,I2比较器的输出端VLc输出低电平,M2的栅极控制信号VL就由下桥驱动电路来驱动。同理,下桥臂M2管的工作方式与M1管的一样。当VL的电势一直大于M2管的阈值电压时,VHc始终处于高电平,M1的栅极就处于低电平,不工作。仅当VL的电势小于M2管的阈值电压时,VH的电势才由上桥驱动电路来控制。综上分析的结果,M1和M2就不可能有同时导通的情况出现,这样,也没必要另外设置死区时间,从而来避免总线Vbus和地之间短路的情况发生。
2.4 比较器加速电路的设计
基于上面的原理:要求比较器[3]的速度较快,精度较高。图5电路为一种锁存结构,其采用正反馈特性[4,5]加速比较过程。该锁存结构是由时钟控制的电路结构,时钟频率可取自半桥电路的驱动频率(振荡器的频率)。锁存电路为两级放大电路,第一级为MM3和MM4组成的差分结构,输出为b和a;第二级由MM2和MM1组成的差分结构,输出为单端输出d端。其工作原理如下:当输入信号Latch_clk低电平时,MF1,MF2两个NMOS管栅压为低电平,两管截止,不导通。a,b两点被MB2,MB1拉为高电平,MM1和MM2也不工作。由于MW3和MW4两管导通,所以d,c都为高电平。当Latch_clk信号从低电平转为高电电平后,MF1,MF2两管导通,如果此时有2nd_o2>2nd_o1,则I(2nd_o2)>I(2nd_o1),从而b点电位比a点电位下降的快,导致MB1开通的速度更快,使得a点电位上升,进而促使MN2比MN1开通的速度快,进一步的降低b点电位。这是其中的一个正反馈过程。另外,因b点电位迅速下降,MM2电流增加,a点电位上升,使得MM1电流减小,d点电位开始拉高,c点电位开始拉低,于是MW1电流开始减小,MW2电流开始增大,这又是第二个正反馈的过程。总而言之,该结构采用了两级正反馈结构加速比较过程。而比较器电路采用普通的二级比较器电路[6]。
3.仿真结果
图6代表的是MOS管的栅源电压和漏电流的关系曲线图。从图中的仿真结果可以得出,MOS管的阈值电压为2V左右,所以在图4中设置的阈值电压Vth可以参考这个值,但是为了防止MOS管的亚阈值状态的出现,图4中Vth比较值设置为1.2V(甚至可以更小点)。
在图3电路的仿真过程中,半桥电路的驱动频
率f选择为80KHz,电感值L=10μH,电容=2200pF,电阻R=50Ω,得到的仿真结果如图7和图8所示。图7中,上面的曲线代表的是图3中上桥臂的VH电压,下面的曲线为图3中的下桥臂的VL电压。从图7中可以读出死区时间为:
Tdead=(7.2829-6.4785)μS
=0.804(μS)
在图8中,上面曲线代表的是上桥臂栅极电压VH,下面的曲线为栅极控制信号VHc电压信号。从图8的结果来看,VHc高电平时把VH的电势拉到最低电平。在图9中,上面曲线代表的是下桥臂栅极电压VL,下面的曲线为栅极控制信号VLc电压信号。从图8的结果来看,VLc高电平时把VL的电势拉到最低电平。在同一时刻,结合图7-9的仿真结果,死区时间完全只由器件栅极上升延迟和下降延迟决定的。
4.实验验证
为验证所设计电路的正确性,搭建了实验电路板(有些器件模型选择与仿真有点出入),并得出了实验波形如图10所示。在图10中,共显示了四路波形:VH,VL,VHc,VLc。上面两条曲线分别代表是VH,VL波形(每格2V);下面两条曲线代表是VHc,VLc波形(每格5V)。从图中可以得出:VH和VL相交的电压不超过1.2V,满足设计要求。
5.结论
在半桥电路中,利用控制器电路不断的检测上下桥的栅源电压,当栅源电压差值小于阈值电压时,MOS管不导通,此时,另一桥臂的MOS管的栅压才受驱动电路控制,栅极电压才开始上升。由此,可以完全避免上下桥臂同时导通的现象出现。从死区时间的结果来看,感抗负载下,死区时间的占空比都不超过10%。此外,通过设置较小的阈值电压,可以得到更小的死区时间。控制电路设计简单,比较器中添加正反馈特性,主要是增强反应速度,减小比较器电路延迟时间。
参考文献
[1]Chang J S,Tan M T,Cheng Z H.Analysis and design of power efficient class D amplifyer output stages[J].IEEE Transactions on Circuits and Systems.2000,47(6):897-902.
[2]章建峰.逆变器死区时间对输出电压影响分析[J].电力电子技术.2007,41(8):32-33.
[3]Allen.CMOS Analog Circuits Design[M].BeiJing:House Electronics Industry,2002(2):32-33.
[4]吴晓波.一种高精度动态CMOS比较器的设计与研制[J].电路与系统学报,2007,
12(4):120-121.
[5]Fayomi C J B,Roberts G W,Sawan MLow power/low voltage high speed CMOS differential track and latch comparator with railto-rail input[C]ISCAS.Geneva,Switzerland,2000:653-655.
[6]Tomas Reiter,Dieter Polenov,Hartmut and Probstle,PWM Dead Time optimization Method for Automotive Multiphase DC/ DC-Converters[J]IEEE trans,Power Electron,2010,25(6):1604-1609.
基金项目:教育部新世纪优秀人才计划资助(2008)。
作者简介:
关键词:EDA技术;电子设计;应用
随着现代社会数字技术和信息技术的不断发展进度,我国数字化电子信息产品也得到一定发展,电子技术自动化逐渐成为电子设计的重要基础,在推进电子设计系统稳定持续发展方面也发挥着重要的作用。因此积极探讨EDA技术在电子设计领域内的实际应用情况,对于提高电子设计水平以及促进电子系统规模化发展方面,都具有重要的意义。
1 EDA技术概述
1.1 简介
电子设计自动化技术简称EDA技术,是电子技术及仿真模拟工作的基础技术,通过可编程逻辑器件在数字系统中的有效应用,切实提高了电子设计的灵活性和可控性,并且通过可编程逻辑器件的结构及工作方式的重构,有效的提高了电子设计硬件的效率。尤其是PLD应用的进度,促使其下载方式以及集成规模等都发生了一定程度的变化,有效的推动了现代电子技术的发展,EDA技术基于EDA工具软件平台,通过对硬件描述语言进行有效应用,以实现系统逻辑描述,从而完成设计文件。EDA技术也具有自动完成逻辑翻译、逻辑分割等功能,为保障电子线路系统功能的实现提供可靠的基础。
1.2 现状
就EDA技术的发展情况来看,半导体工艺技术的进步,推进了EDA技术的发展,当前IC设计产业在高度发展的同时也面临着产品上市周期缩短、成本降低等挑战,这就需要相关设计人员积极选用高效的EDA技术,全面衡量设计过程中硬件的物理特性对设计时序及功能的潜在影响,并积极选用合适的设计术语以及抽象形式等数据来进行描述设计,以保证电子设计的合理性和可靠性。EDA技术在电子设计中对测试深验证亚微米技术的物理效应能力以及抽象设计能力都有着严格的要求。
EDA技术的发展,与计算机技术、电子系统设计等都存在着密切的联系,总的来看,EDA技术的发展主要分为三个阶段,一是计算机辅助阶段,主要是在计算机的辅助下对电路原理图进行编辑和处理,转变传统的绘图工作方式,以规范的PCB布线布局方式来提高电子设计效果。二是计算机辅助工程设计阶段,通过逻辑模拟、故障仿真以及定时分析功能,对产品的相关性能及功能进行提前预知,从而促进电路设计中各项问题的有效解决。三是电子设计自动化阶段,通过对高级描述语言及综合技术的有效应用,完成设计前期的高层次设计,促进电力设计质量和效果的提升。
2 EDA技术要点
2.1 硬件描述语言
硬件描述语言主要是通过软件百年城来对电子系统中的电路结合以及逻辑功能等进行具体描述,为保证EDA技术在电子设计中的实际应用效果,应当对硬件描述语言进行合理运用,确保其最大程度上满足的大规模的电子系统。IE EE是一种全方位的硬件描述语言,以VHDL为硬件描述语言的各种功能,包含多个设计层次,促进系统行为级、逻辑焖鸡等设计的实现,在实际应用中可以通过数据流、结构及行为等三种方式实现对整个项目的混合描述。VHDL硬件描述语言在实际应用中具有良好的移植性,便于工艺之间相互转换,促进系统功能得以实现。
2.2 ASIC技术
就EDA技术得总体情况来看,将ASIC芯片合理应用到集成电路设计中,能够有效的解决电子系统集成电路中存在的可靠性差、体积大等主要问题,促进电子设计的总体效果的提升。在现代社会科学技术不断发展的大环境下,电子产品市场的门槛不断提高,ASIC芯片也日趋复杂,主要分为全定制或半定制ASIC及可编程。为保证EDA技术在电子设计中的实际应用效果,应当尽可能保持所涉及的ASIC芯片获得最优性能,以最大程度上降低技术耗能、促进EDA技术的利用率得以有效提升。
3 EDA技术电子设计流程及应用
3.1 EDA技术电子设计流程
EDA技术是系统级的设计方法,是一种层次相对较高的电子设计方式,EDA技术以概念为驱动从而使电子设计工作者在设计时无需利用门级原理图,电子设计工作者在确定设计目标之后就可以用EDA技术来表述电路,这样不仅可以减少电路细节的约束及限制,同时也可以使设计者的设计更具创造性。EDA系统在电子设计人员将概念构思及高层次的描述输入计算机之后在系统规则下完成对电子产品的设计。
EDA技术的电子设计工作流程大致包括系统划分、代码级功能仿真、VHDL代码或图形的输入、送配前时序仿真及ASIC实现部分。首先,电子设计借助文本或者图形编辑器呈现出设计描述,也就是实现设计表述。其次,电子设计借助编译器对设计进行错排编译,即输入HDL程序。然后,设计人员需要沟通软件和硬件设计,以便实施功能仿真,即综合。最后,在确认仿真设计无误时,通过FPGA或CPLD完成逻辑映射操作,即编程下载,系统级设计完成。
3.2 EDA技术的应用
EDA技术在电子工程设计中扮演着非常重要的角色,首先,电子自动化技术可以验证电路设计方案的正确性,在进行电子设计时,待设计方案确定之后,会利用结构模拟或者系统仿真等方式来验证设计方案的正确性,在验证过程中系统中的各个环节的传递函数确定之后设计方案便可以实现。这种系统仿真技术推广到非电子专业的系统设计也会得到充分的发展。EDA技术在系统进行仿真之后的电路结构进行模拟分析,从而使得电路设计方案的可行性及正确性得到充分的保障。其次,电子自动化字数也可以对电路特性进行优化设计。电路的稳定性能受到元器件容差及工作环境温度等的影响。在传统设计过程中难以对电路的整体进行优化设计,也无法全面的分析电路稳定性的影响因素。EDA技术中的温度分析及统计分析等功能的应用则可以全面的分析电路特性影响因素,从而对电路特性进行整体的优化设计。最后,电子自动化技术也可以实现电路特性的全功能模拟测试。
3.3 以EDA技术为基础电子设计的注意事项
在利用EDA技术进行电子设计时,首先应充分的考虑电子电路延时的不确定性,以及在系统进行自动编译时会被冗余的电路简化,因此,在应用EDA技术时,应注意采用的反向器个数避为偶数,同时以并联的方式将反向器连接成延时电路。其次,在设计过程中输入的弓}脚不能处于置空状态,要保证有信号源来驱动引脚,及保持部分不用的弓}脚保持接地,同时,器件的电源应始终与地线引脚保持相连,彼此之问可以进行滤波及去祸。最后,在设计中药避免器件过于发热。
结束语
当前社会发展形势下,EDA技术逐渐成为电子设计过程中的核心技术,并发展为电子产品研制的源动力,通过EDA技术的有效应用,一定程度上提高了电子设计的整体水平,推进电子系统向集成化与规模化方向发展,为高性能电子产品的开发奠定了坚实的基础。
参考文献
[1]朱金明,黄理瑞.浅析电子设计中EDA技术的应用[J].数字技术与应用,2014(7).